 課程表 聯(lián)系我 在線聊 報(bào)名 付款 我們 QQ聊 |
|
| 數(shù)字集成電路前端設(shè)計(jì)培訓(xùn)班 | |||
 課程目標(biāo) |
|||
通過本課程的學(xué)習(xí)，使學(xué)員在掌握數(shù)字集成電路設(shè)計(jì)的基本要領(lǐng)，熟悉操作系統(tǒng)和硬件描述語言HDL,熟練使用邏輯綜合仿真工具和仿真工具，并學(xué)會(huì)IC設(shè)計(jì)公司的團(tuán)隊(duì)分工與合作，相當(dāng)于一年以上的數(shù)字電路設(shè)計(jì)水平和經(jīng)驗(yàn)。 |
|||
| 課程特色 |
|||
| 本課程以工程師職業(yè)技能需求為導(dǎo)向，以積累項(xiàng)目經(jīng)驗(yàn)為關(guān)鍵，以集成電路項(xiàng)目為核心，端海培訓(xùn)發(fā)展出一套完整的集成電路工程師培訓(xùn)體系，配合項(xiàng)目經(jīng)驗(yàn)豐富的工程師的理論授課和項(xiàng)目指導(dǎo)，可以幫助學(xué)員快速、高效的掌握集成電路設(shè)計(jì)工程師需要的職業(yè)技能，勝任SOC系統(tǒng)設(shè)計(jì)工程師、IC設(shè)計(jì)工程師、IC驗(yàn)證工程師、DFT工程師、前端設(shè)計(jì)工程師（邏輯綜合、形式驗(yàn)證、時(shí)序分析）、物理設(shè)計(jì)工程、版圖設(shè)計(jì)工程師、FPGA/ASIC/SOC工程師等職位。 | |||
| 課程優(yōu)勢(shì) |
|||
| 本課程采用公司化的項(xiàng)目管理方法以及主流的集成電路設(shè)計(jì)EDA工具，依據(jù)芯片設(shè)計(jì)流程的崗位需求，重點(diǎn)培養(yǎng)設(shè)計(jì)、驗(yàn)證、DFT、物理設(shè)計(jì)、時(shí)序分析、形式驗(yàn)證、CAD流程、后端版圖等工作技能。項(xiàng)目實(shí)訓(xùn)借助互聯(lián)網(wǎng)，學(xué)員可以收看講師在線視頻直播，及時(shí)交流互動(dòng)。端海免費(fèi)贈(zèng)送授課過程中用到安裝了所有工具的虛擬機(jī)，您只要打開虛擬機(jī)，隨時(shí)隨地可以完成老師布置的項(xiàng)目任務(wù)，通過項(xiàng)目實(shí)踐練習(xí)，積累項(xiàng)目經(jīng)驗(yàn)。為每位學(xué)員安排專屬助教，幫助學(xué)員及時(shí)解決培訓(xùn)過程中遇到的問題。 | |||
| 培養(yǎng)對(duì)象 |
|||
| 1.理工科背景，有志于數(shù)字集成電路設(shè)計(jì)工作的學(xué)生和轉(zhuǎn)行人員； 2.需要充電，提升技術(shù)水平和熟悉設(shè)計(jì)流程的在職人員； 3.集成電路設(shè)計(jì)企業(yè)的員工內(nèi)訓(xùn)。 |
|||
| 入學(xué)要求 |
|||
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識(shí)： |
|||
 |
|||
| 質(zhì)量保證及就業(yè)服務(wù) |
|||
| 完善的在線職業(yè)技能培訓(xùn)方案，專屬助教一對(duì)一服務(wù)，這些措施可以確保每位學(xué)員可以快速、高效的獲得芯片設(shè)計(jì)技能，積累項(xiàng)目經(jīng)驗(yàn)，增加入職機(jī)會(huì)。12年積累，2000多家就業(yè)合作單位，可以把學(xué)員向企業(yè)內(nèi)部推薦，為學(xué)員求職開辟綠色通道。 |
|||
| 遠(yuǎn)程授課 |
|||
為滿足學(xué)員由于時(shí)間、地域的限制而無法參加端海的培訓(xùn)，端海網(wǎng)校遠(yuǎn)程培訓(xùn)應(yīng)運(yùn)而生，端海的遠(yuǎn)程培訓(xùn)通過專門的遠(yuǎn)程上課軟件，能和授課工程師實(shí)時(shí)互動(dòng)，能達(dá)到和面授一樣的效果。
|
|||
| 上課時(shí)間和地點(diǎn) |
|||
| 最近開課時(shí)間： 數(shù)字集成電路前端：2025年12月15日..以質(zhì)量贏得尊重..節(jié)假日班搶訂中...直播、現(xiàn)場(chǎng)培訓(xùn)皆可....專業(yè)、用心....--即將開課-----即將開課，歡迎垂詢 | |||
| 實(shí)驗(yàn)設(shè)備 |
|||
|
|||
| 師資團(tuán)隊(duì) |
|||
| 【趙老師】 大規(guī)模集成電路設(shè)計(jì)專家，10多年超大規(guī)模電路SOC芯片設(shè)計(jì)和版圖設(shè)計(jì)經(jīng)驗(yàn)，參與過DSP、GPU、DTV、WIFI、手機(jī)芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設(shè)計(jì)和布局布線，精通SOC芯片 設(shè)計(jì)和版圖設(shè)計(jì)的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設(shè)計(jì)、驗(yàn)證、DFT、PD、流片經(jīng)驗(yàn)。 熟練掌握版圖設(shè)計(jì)規(guī)則并進(jìn)行驗(yàn)證及修改；熟練掌握Unix/Linux操作系統(tǒng)；熟悉CMOS設(shè)計(jì)規(guī)則、物理設(shè)計(jì)以及芯片的生產(chǎn)流程與封裝。 【王老師】 資深I(lǐng)C工程師，十幾年集成電路IC設(shè)計(jì)經(jīng)驗(yàn)，精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設(shè)計(jì)與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡(luò)芯片、手機(jī)芯片等等。 從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設(shè)計(jì)， 熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設(shè)計(jì)。 【張老師】 從事數(shù)字集成電路設(shè)計(jì)10余年，精通CMOS工藝流程、版圖設(shè)計(jì)和布局布線，精通VERILOG,VHDL語言， 擅長芯片前端設(shè)計(jì)和復(fù)雜項(xiàng)目實(shí)施的規(guī)劃管理，其領(lǐng)導(dǎo)開發(fā)的芯片已成功應(yīng)用于數(shù)個(gè)國際知名芯片廠商之產(chǎn)品中。豐富的芯片開發(fā)經(jīng)驗(yàn)，對(duì)于現(xiàn)今主流工藝下的同步數(shù)字芯片設(shè)計(jì)技術(shù)和流程有良好把握。長期專注于內(nèi)存控制器等產(chǎn)品的研發(fā)，擁有數(shù)顆規(guī)模超過百萬門的數(shù)字芯片成功流片經(jīng)驗(yàn). ★更多師資力量請(qǐng)見端海師資團(tuán)隊(duì)。 |
|||
| 實(shí)戰(zhàn)演練使用的工具和實(shí)驗(yàn)介紹 |
|||
◆ 本課程實(shí)戰(zhàn)演練使用Synopsys公司的DC,PT等工具， ◆ 免費(fèi)、無保留贈(zèng)送，教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈(zèng)送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費(fèi)了老師很多心血才全部安裝好），讓您隨時(shí)隨地，打開電腦就能進(jìn)行芯片的設(shè)計(jì)和練習(xí)！ |
|||
 |
|||
| 數(shù)字集成電路前端設(shè)計(jì)培訓(xùn)班 |
|||
1. Unix/Linux操作系統(tǒng)使用 重點(diǎn)講解數(shù)字電路設(shè)計(jì)的綜合技術(shù)的基本概念，綜合流程和工程經(jīng)驗(yàn)，使學(xué)員掌握基于synopsys DC的綜合技巧。
內(nèi)容包括：
綜合機(jī)理的分析；組合電路和時(shí)序電路實(shí)現(xiàn)規(guī)則和實(shí)例分析；基于tcl綜合的流程,優(yōu)化處理和調(diào)試技術(shù)；綜合處理與后端流程的聯(lián)系；可綜合代碼技術(shù)；需深入研究的內(nèi)容；LPC 接口模塊綜合實(shí)驗(yàn)
ASIC 靜態(tài)時(shí)序分析技術(shù)
介紹靜態(tài)時(shí)序分析技術(shù)；使學(xué)員掌握基于Synopsysy PrimeTime的靜態(tài)時(shí)序分析技術(shù)。
內(nèi)容包括：
背景分析；電路時(shí)序分析的基礎(chǔ)內(nèi)容；工具的使用；靜態(tài)時(shí)序分析模式選擇；注意事項(xiàng)及需深入研究的內(nèi)容；LPC接口模塊實(shí)驗(yàn)
21、VLSI系統(tǒng)的設(shè)計(jì)方法學(xué)。時(shí)序分析法、基于Snopsys EDA Tools Chain實(shí)現(xiàn)的完整ASIC設(shè)計(jì)流程、數(shù)字設(shè)計(jì)庫的介紹，分析、創(chuàng)建，及使用。 22、編碼及仿真技巧。編碼規(guī)范、RTL驗(yàn)證仿真技術(shù)、門級(jí)仿真技術(shù)。 23、ASIC設(shè)計(jì)流程的高級(jí)話題。例如跨時(shí)鐘域信號(hào)的處理，同步撫慰電路設(shè)計(jì)及相關(guān)流程處理等設(shè)計(jì)技巧。 |
